关于quartus无法仿真由代码生成的原理图文件

1、这里用verlog建立一个与门

2、这是由代码生成的与门

3、这是使用与门连接的电路图

4、此时新建波形仿真，会发现引脚还是代码中的A,B,C。三个引脚。

5、点击Project下的set as Top-Level entity

6、此时再将原理图仿真一下，这时再在波形图中将引脚导入，这时会发现出现了四个引脚A,B,C,D。